

G15 Eletrônica Digital para Instrumentação

Prof.: Herman P. Lima Jr (hlima@cbpf.br)

Monitor: Rafael Gama

Centro Brasileiro de Pesquisas Físicas Ministério da Ciência, Tecnologia e Inovação (MCTI)

Organização do curso

- Introdução à Eletrônica Digital
 - ✓ analógico vs digital
 - ✓ representação binária
 - √ simplificação de circuitos
 - ✓ portas lógicas
 - √ flip-flops
- Elementos Digitais Clássicos
 - √ combinacionais e sequenciais
 - √ somadores, contadores, codificadores e decodificadores
 - √ multiplexadores e demultiplexadores
 - √ comparadores
- Linguagem Descritiva de Hardware (VHDL)
- Laboratório → projeto e simulação

Analógico vs Digital

• Circuitos digitais utilizam variáveis digitalizadas que só podem assumir um número finito de valores distintos (ex: números binários).

Ex: computadores, câmeras digitais, CD/DVD player, DSP.

• Circuitos analógicos utilizam variáveis contínuas que podem assumir um número infinito de valores possíveis (ex: números reais).

Ex: amplificadores de áudio, fontes de tensão, automação industrial (PID).


Destaques dos circuitos digitais


- Geralmente mais <u>fáceis para projetar</u> que os analógicos
- Armazenamento de informação mais flexível (latch)
- Funcionalidade programável (CPLDs, FPGAs)
- Teoria matemática bem desenvolvida
- Imunidade a ruído
- Circuitos integrados compactos
- Tecnologias avançadas de implementação e em contínuo/rápido desenvolvimento
- Confiabilidade de funcionamento

IMPORTANTE: circuitos digitais também possuem características analógicas pois são construídos a partir de componentes analógicos (transístores, diodos e resistores).

Representando quantidades binárias

- A informação binária é representada por tensões (ou correntes) em um circuito.
- O valor <u>exato</u> da tensão não é importante em circuitos digitais.
- A taxa do fluxo de informação digital geralmente é dada em 'bits per second' [bps].






Níveis lógicos


Lógica TTL (Transistor Transistor Logic)

Nível Lógico 0 (False, Low) - 0 Volts

Nível Lógico 1 (True, High) - 5 Volts



Níveis lógicos



Circuitos digitais

Circuitos digitais são projetados para:

- Aceitar tensões de entrada dentro das faixas
 0 (low) e 1 (high)
- Processar sinais de entrada de forma previsível (definida no projeto)
- Produzir tensões de saída dentro das faixas de 0 e 1.

Sistemas numéricos e códigos

- Sistemas digitais são construídos a partir de circuitos que processam dígitos binários, entretanto dígitos binários não são objetos com os quais lidamos no mundo real.
- Como representar números do mundo real, letras, audio, video e outras coisas de interesse por 0's e 1's?


Sistemas numéricos posicionais

- Um número é representado por um conjunto de dígitos onde cada posição tem um peso associado.
- Em um sistema base-r, o dígito na posição i tem peso r^i e cada dígito pode ter valor 0, 1, ..., r-1.
- O número base-r d_{p-1} d_{p-2} ... d_1 d_0 . d_{-1} d_{-2} ... d_{-n} tem representação decimal (base-10):

$$D = \sum_{i=-n}^{p-1} d_i r^i$$


Números decimais

Composto de 10 símbolos (base-10): dígitos 0 a 9.




Números binários

- Utilizam somente dois símbolos (0 e 1) (base-2).
- São os mais importantes para sistemas digitais.
- Para um número binário de N bits, temos números até $(2^N-1)_{10}$



Números hexadecimais

- Compostos de 16 símbolos: os dígitos de 0 a 9 e as letras A, B,
 C, D, E e F (base-16).
- As posições dos dígitos recebem pesos como potências de 16, ao invés de 10, como no caso decimal.



Código BCD (Binary-Coded-Decimal)

- Um código pode ser definido como um conjunto de *strings* de bits, onde cada *string* representa um número, letra ou outro símbolo qualquer.
- No código BCD, cada dígito do número decimal é codificado no binário correspondente.
- Exemplo: 943₁₀ em BCD

9 4 3 1001 0100 0011 (BCD)

| Decimal | Binary | Octal | Hexadecimal | BCD |
|---------|--------|-------|-------------|-----------|
| 0 | 0 | 0 | 0 | 0000 |
| 1 | 1 | 1 | 1 | 0001 |
| 2 | 10 | 2 | 2 | 0010 |
| 3 | 11 | 3 | 3 | 0011 |
| 4 | 100 | 4 | 4 | 0100 |
| 5 | 101 | 5 | 5 | 0101 |
| 6 | 110 | 6 | 6 | 0110 |
| 7 | 111 | 7 | 7 | 0111 |
| 8 | 1000 | 10 | 8 | 1000 |
| 9 | 1001 | 11 | 9 | 1001 |
| 10 | 1010 | 12 | A | 0001 0000 |
| 11 | 1011 | 13 | В | 0001 0001 |
| 12 | 1100 | 14 | C | 0001 0010 |
| 13 | 1101 | 15 | D | 0001 0011 |
| 14 | 1110 | 16 | E | 0001 0100 |
| 15 | 1111 | 17 | F | 0001 0101 |

Códigos Alfanuméricos

- A maior parte da informação processada por computadores não é numérica (letras, sinais de pontuação e caracteres especiais).
- O código ASCII (*American Standard Code for Information Interchange*) é um código alfanumérico de 7 bits com 128 caracteres diferentes (ver tabela no próximo slide).


Tabela ASCII

| Dec | H) | Oct | Cha | r | Dec | Нх | Oct | Html | Chr | Dec | Нх | Oct | Html | Chr | Dec | Нх | Oct | Html Cl | nr |
|-----|----|-----|-----|--------------------------|---|-----------|-----|-------|--|---------|----|-----|-------|-----|--------------------|-----------|--------------|---------|------|
| 0 | 0 | 000 | NUL | (null) | 32 | 20 | 040 | a#32; | Space | 64 | 40 | 100 | a#64; | 0 | 96 | 60 | 140 | a#96; | 8 |
| 1 | 1 | 001 | SOH | (start of heading) | 0.0000000000000000000000000000000000000 | | | a#33; | AND THE PARTY OF T | 1000100 | 41 | 101 | a#65; | A | | | | 6#97; | a |
| 2 | | | | (start of text) | 34 | 22 | 042 | 6#34; | rr | 66 | 42 | 102 | a#66; | В | 98 | 62 | 142 | a#98; | b |
| 3 | | | | (end of text) | 35 | 23 | 043 | # | # | 67 | 43 | 103 | C | C | 99 | 63 | 143 | 6#99; | C |
| 4 | 4 | 004 | EOT | (end of transmission) | 36 | 24 | 044 | \$ | 8 | 68 | 44 | 104 | D | D | | | | 6#100; | |
| 5 | 5 | 005 | ENQ | (enquiry) | 37 | 25 | 045 | 6#37; | + | 69 | 45 | 105 | E | E | 101 | 65 | 145 | 6#101; | e |
| 6 | 6 | 006 | ACK | (acknowledge) | 38 | 26 | 046 | 6#38; | G | 70 | 46 | 106 | a#70; | F | 1. T. HUGEO | | PERMITS! | f | |
| 7 | 7 | 007 | BEL | (bell) | 39 | 27 | 047 | 6#39; | 11 | 71 | 47 | 107 | 6#71; | G | 103 | 67 | 147 | g | g |
| 8 | 8 | 010 | BS | (backspace) | 40 | 28 | 050 | (| (| 72 | 48 | 110 | 6#72; | H | 104 | 68 | 150 | a#104; | h |
| 9 | 9 | 011 | TAB | (horizontal tab) | 41 | 29 | 051 | 6#41; |) | 73 | 49 | 111 | @#73; | I | 105 | 69 | 151 | a#105; | 1 |
| 10 | A | 012 | LF | (NL line feed, new line) | 42 | 2A | 052 | 6#42; | * | 74 | 4A | 112 | 6#74; | J | 106 | 6A | 152 | j | j |
| 11 | В | 013 | VT | (vertical tab) | 43 | 2B | 053 | + | + | 75 | 4B | 113 | K | K | 107 | 6B | 153 | k | K |
| 12 | C | 014 | FF | (NP form feed, new page) | 44 | 20 | 054 | 6#44; | 7 | 76 | 4C | 114 | L | L | 108 | 6C | 154 | l | 1 |
| 13 | D | 015 | CR | (carriage return) | 45 | 2D | 055 | - | - | 77 | 4D | 115 | M | M | 109 | 6D | 155 | a#109; | m |
| 14 | E | 016 | SO | (shift out) | 46 | 2E | 056 | . | 7 | 78 | 4E | 116 | N | N | 110 | 6E | 156 | a#110; | n |
| 15 | F | 017 | SI | (shift in) | 47 | 2F | 057 | 6#47; | 1 | 79 | 4F | 117 | O | 0 | | | | o | |
| 16 | 10 | 020 | DLE | (data link escape) | 48 | 30 | 060 | 0 | 0 | 80 | 50 | 120 | «#80; | P | 112 | 70 | 160 | @#112; | p |
| 17 | 11 | 021 | DC1 | (device control 1) | 49 | 31 | 061 | 1 | 1 | 81 | 51 | 121 | Q | Q | 113 | 71 | 161 | q | d |
| 18 | 12 | 022 | DC2 | (device control 2) | 50 | 32 | 062 | 2 | 2 | 82 | 52 | 122 | R | | NOTES THE STATE OF | S 2077407 | 10 mars 2000 | r | . 22 |
| 19 | 13 | 023 | DC3 | (device control 3) | 51 | 33 | 063 | 3 | 3 | 83 | 53 | 123 | S | S | 115 | 73 | 163 | s | 3 |
| 20 | 14 | 024 | DC4 | (device control 4) | | | | 4 | | 84 | 54 | 124 | ¢#84; | T | 116 | 74 | 164 | t | t |
| 21 | 15 | 025 | NAK | (negative acknowledge) | 53 | 35 | 065 | 5 | 5 | 85 | 55 | 125 | U | U | 117 | 75 | 165 | u | u |
| 22 | 16 | 026 | SYN | (synchronous idle) | 54 | 36 | 066 | 6 | 6 | 86 | 56 | 126 | V | V | 118 | 76 | 166 | v | V |
| 23 | 17 | 027 | ETB | (end of trans. block) | 55 | 37 | 067 | 7 | 7 | 87 | 57 | 127 | W | W | 119 | 77 | 167 | w | W |
| 24 | 18 | 030 | CAN | (cancel) | 7.25 | AUG 1975. | | 8 | 100 | 88 | 58 | 130 | ¢#88; | X | 120 | 78 | 170 | x | X |
| 25 | 19 | 031 | EM | (end of medium) | 57 | 39 | 071 | 6#57; | 9 | 89 | 59 | 131 | Y | Y | 121 | 79 | 171 | y | Y |
| 26 | 1A | 032 | SUB | (substitute) | 58 | 3A | 072 | 6#58; | | 90 | 5A | 132 | Z | Z | 122 | 7A | 172 | z | Z |
| 27 | 18 | 033 | ESC | (escape) | 59 | 3B | 073 | 6#59; | | 91 | 5B | 133 | [| E | 123 | 7B | 173 | { | { |
| 28 | 10 | 034 | FS | (file separator) | 60 | 30 | 074 | < | < | 92 | 5C | 134 | \ | 1 | 124 | 7C | 174 | | 1 |
| 29 | 1D | 035 | GS | (group separator) | 61 | 3D | 075 | = | = | 93 | 5D | 135 | 6#93; | 3 | 125 | 7D | 175 | a#125; | } |
| 30 | 1E | 036 | RS | (record separator) | 62 | 3E | 076 | > | > | 94 | 5E | 136 | ^ | * | 126 | 7E | 176 | a#126; | ~ |
| 31 | 1F | 037 | US | (unit separator) | 63 | 3F | 077 | ? | ? | 95 | 5F | 137 | _ | 2 | 127 | 7F | 177 | 6#127; | DE: |

Código de verificação por paridade

- Quando dados digitais são transmitidos de um local para outro, sempre é possível haver o recebimento de bits com erros.
- Diversos sistemas digitais utilizam códigos para detectar, e até corrigir, erros de transmissão.
- Um código muito simples para detecção de erro consiste em adicionar um bit ao caracter transmitido de tal forma que o número total de bits iguais a '1' seja par (paridade par) ou ímpar (paridade ímpar).
- Não funciona para erros em dois bits no mesmo caractere, mas em geral a probabilidade desta ocorrência em sistemas digitais é nula.

Ex. paridade par



Números com sinal

Sinal-magnitude:

$$N_{s} = \{s, a_{n-1}, a_{n-2}, a_{n-3}, \dots, a_{1}, a_{0}\}$$
magnitude

Convenção do bit de sinal: $s = 0 \rightarrow \text{número POSITIVO}$ $s = 1 \rightarrow número NEGATIVO$

Faixa dinâmica para números com n+1 bits:



$$-(2^{n}-1) < N < 2^{n}-1$$

(situação com dois zeros)


Ex:
$$n+1 = 3$$

IX Escola do CBPF - G15

Números com sinal

Complemento de 2:

- Quando o número for positivo (MSB='0'), funciona como no modo *sinal-magnitude*.
- Quando o número for negativo (MSB='1'), a magnitude do número deve ser encontrada através do complemento de 2.




Números com sinal – 4 bits

| D3 D2 D1 D0 | Sinal e magnitude | Complemento a 2 | |
|-------------|-------------------|-----------------|-------------|
| 0111 | +7 | +7 | |
| 0110 | +6 | +6 | |
| 0101 | +5 | +5 | |
| 0100 | +4 | +4 | |
| 0011 | +3 | +3 | |
| 0010 | +2 | +2 | |
| 0001 | +1 | +1 | uma vantage |
| 0000 | 0 | 0 | do comp. a |
| 1000 | 0 | -8 | |
| 1001 | -1 | -7 | |
| 1010 | -2 | -6 | |
| 1011 | -3 | -5 | |
| 1100 | -4 | -4 | |
| 1101 | -5 | -3 | |
| 1110 | -6 | -2 | |
| 1111 | -7 | -1 | |

bit de sinal

Portas Lógicas



| A | 5 |
|---|---|
| 0 | 1 |
| 1 | 0 |

$$\frac{A}{B}$$
 \longrightarrow OR

| A | В | 5 |
|---|---|-----|
| 0 | 0 | 0 |
| 0 | 1 | 1 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

| A | В | 5 |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

| A | В | 5 |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | ō |

IX Escola do CBPF - G15

Projeto e Análise de Circuitos Lógicos

• Álgebra booleana



• Mapas de Karnaugh

simplificar circuitos lógicos

Teoremas Booleanos

Comutativa: A+B=B+A; AB=BA

Associativa:

$$A+(B+C)=(A+B)+C \rightarrow \begin{array}{c} B \\ C \end{array}$$

$$\mathbf{A}(\mathbf{BC}) = (\mathbf{AB})\mathbf{C} \qquad \rightarrow \qquad \begin{array}{c} \mathbf{B} \\ \mathbf{C} \end{array}$$

Distributiva:

$$A(B+C) = AB + AC \rightarrow \begin{array}{c} B \\ C \end{array}$$
Teoremas de uma

única variável

| OPERAÇOES | | | | | | | |
|-----------|--------|--|--|--|--|--|--|
| OR | AND | | | | | | |
| A+0= A | A .1=A | | | | | | |
| A+A= A | A.A=A | | | | | | |
| A+1=1 | A.0=0 | | | | | | |
| A+Ā=1 | A.Ā=0 | | | | | | |

Inversão Dupla:

Teoremas de **De Morgan:**

$$\overline{A+B} = \overline{A} \overline{B}$$

$$\overline{A} B = \overline{A} + \overline{B}$$


$$\overline{A} B = \overline{A} + \overline{B}$$


Dualidade


OR
$$\longleftrightarrow$$
 AND; AND \longleftrightarrow OR; 0 \longleftrightarrow 1
$$A + 0 = A \longleftrightarrow_{dual} A \cdot 1 = A$$

Implementar circuito lógico para:

$$Y = (\overline{A} + B)(A + B)$$







Teoremas com mais de uma variável


(9)
$$x + y = y + x$$

(10) $x \cdot y = y \cdot x$
(11) $x + (y + z) = (x + y) + z = x + y + z$
(12) $x(yz) = (xy)z = xyz$
(13a) $x(y + z) = xy + xz$
(13b) $(x + x)(y + z) = xy + xy + xz + xz$
(14) $x + xy = x$
(15a) $x + \overline{x}y = x + y$
(15b) $\overline{x} + xy = \overline{x} + y$


Método da Soma de Produtos

| А | В | Produto Fundamental |
|---|---|---------------------|
| 0 | 0 | ĀB |
| 0 | 1 | ĀB |
| 1 | 0 | AB |
| 1 | 1 | AB |





| Α | В | С | Produto Fundamental |
|----------------------------|---------------------------------|----------------------------|---|
| 0 0 0 1 1 1 | 0 0 1 1 0 0 1 | 0 1 0 1 0 1 | ĀBC ĀBC ĀBC ĀBC ABC ABC ABC |




Equação da Soma de Produtos

Ex1: dada uma tabela verdade qualquer.

| Α | В | С | Υ | |
|---|---|---|---|-----|
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 1 | 0 | |
| 0 | 1 | 0 | 0 | _ |
| 0 | 1 | 1 | 1 | ĀBC |
| 1 | 0 | 0 | 0 | _ |
| 1 | 0 | 1 | 1 | ABC |
| 1 | 1 | 0 | 1 | ABŌ |
| 1 | 1 | 1 | 1 | ABC |
| | | | | |

construímos a eq. da soma de produtos:

$$Y = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$





Mapa de Karnaugh

pelo método soma de produtos

| Α | В | С | Υ | | | | | | |
|-----------------------|-----------------------|-----------------------|-----------|-----------------------|---------------|----------|-------------------------|------------------|------------------|
| 0 0 0 0 1 | 0 0 1 1 0 | 0 1 0 1 0 | 0 0 0 0 0 | ĀB ĀB AB AB | <u>C</u> 1 | <u>C</u> | ĀB ĀB AB AB | 0 1 1 0 | 0 0 1 0 |
| 1 | 1 | 0 | | 1° pa pree caso | nch | er os | 2° pa preei resta | nche | |

Simplificação por PARES

Elimina 1 variável

| 2 | ĒŪ | ŌD | CD | СĎ |
|----|----|----|----|----|
| ĀĒ | 0 | 0 | 0 | 0 |
| ĀВ | 0 | 0 | 0 | 0 |
| AB | 0 | 0 | 1 | 1) |
| ΑĒ | 0 | 0 | 0 | 0 |
| | | | | |

| 2 | ĒĒ | ŌD | CD | СĎ |
|----|------|----|----|----|
| ĀĒ | 0 | 0 | 0 | 0 |
| ĀB | 0 | 1 | 1) | 0 |
| АВ | lack | 0 | 0 | 0 |
| ΑĒ | 1 | 0 | 0 | 0 |

variável D muda de estado

$$Y=ABCD + ABC\overline{D}$$

$$Y=ABC(D+\overline{D})$$

$$Y=ABC$$

mais de um par
$$\longrightarrow$$
 op OR
Y=AB\bar{C}\bar{D}+A\bar{B}\bar{C}\bar{D}+\bar{A}B\bar{C}D+\bar{A}BCD
Y=A\bar{C}\bar{D}+\bar{A}BD

Simplificação por QUADRAS

Elimina 2 variáveis

$$Y = AB\overline{C}\overline{D} + AB\overline{C}D + ABCD + ABC\overline{D}$$

$$Y=AB\overline{C}(D+\overline{D})+ABC(D+\overline{D})$$

$$Y=AB(C+\overline{C})$$

| 4 | ĒŪ | ŪD | CD | СĎ |
|----|----|------|----|----|
| ĀĒ | 0 | 0 | 0 | 0 |
| ĀB | 0 | 0 | 0 | 0 |
| AB | 1 | 1 | 1 | 1 |
| ΑĒ | 0 | | 0 | 0 |
| | | | | |

C e D mudam de estado


Y=AC

| 4 | ĒĒ | ŌD | CD | СĎ |
|----|----|----|----|----|
| ĀĒ | 0 | 0 | 0 | 0 |
| ĀВ | 0 | 0 | 0 | 0 |
| AB | 0 | 0 | 1 | 1 |
| ΑĒ | 0 | 0 | 1 | 1 |
| | | | | |

B e D mudam de estado

Simplificação por OCTETOS

Elimina 3 variáveis




| 8 | Ĉΰ | ŌD | CD | СŌ |
|----|----|----|----|----|
| ĀĒ | 0 | 0 | 0 | 0 |
| ĀВ | 0 | 0 | 0 | 0 |
| AB | 1 | 1 | 1 | 1 |
| ΑĒ | 1 | 1 | 1 | 1 |

| 8 | c d√ | ĒD | CD | CD |
|----|-------------|----|-----------|----|
| ĀĒ | 0 | 0 | 0 | 0 |
| ĀВ | O ' | ` | 0 | 0 |
| АВ | 1 | 1 | 1 | 1 |
| ΑĒ | 1 | 1 | 1 | 1 |

Resumo das simplificações por Karnaugh


- Um par elimina uma variável e seu complemento.
- Uma <u>quadra</u> elimina <u>duas</u> variáveis e seus complementos.
- Um <u>octeto</u> elimina <u>três</u> variáveis e seus complementos.




$$Y = \overline{A}\overline{B}D + A\overline{C} + C\overline{D}$$

Sobrepondo grupos


Pode-se usar o mesmo 1 mais de uma vez







mais simplificado


Pode-se usar o mesmo 1 mais de uma vez














$$Y = \overline{C} + BC\overline{D}$$

Ex. 2






$$Y = \overline{C} + B\overline{D}$$



$$Y = \overline{C} + \overline{A}\overline{D} + \overline{B}\overline{D}$$




Eliminando grupos redundantes



$$Y = BD + \overline{A}B\overline{C} + ABC + A\overline{C}D + \overline{A}CD$$

$$Y = \overline{A}B\overline{C} + ABC + A\overline{C}D + \overline{A}CD$$



mais simplificado


Resumindo – passo a passo


- 1. Insira 1 no mapa de Karnaugh para cada produto fundamental com saída 1 na tabela-verdade. Insira 0s nos espaços restantes.
- 2. Circunde os octetos, quadras e pares. Lembre-se de sobrepor para obter os maiores grupos possíveis.
- 3. Se restar qualquer 1 isolado, circule cada um.
- 4. Elimine qualquer grupo redundante.
- 5. Escreva a equação booleana fazendo a operação OR dos produtos correspondentes aos grupos definidos.

Condições irrelevantes (don't care)

- Condições de entrada que nunca ocorrem durante o funcionamento normal; portanto a correspondente saída nunca aparece (X).
- A condição que não importa pode ser deixada igual a 1 ou 0, devendo-se usar o valor que produza um circuito lógico mais simples.


Ex. 1





$$Y = AD$$


Ex. 2




$$Y = BCD$$

Método do Produto de Somas

| Α | В | С | Υ |
|-------|---|---|-----------|
| 0 | 0 | 0 | 0 → A+B+C |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 → A+B+C |
| | 0 | 0 | 1 |
| 1 1 1 | 0 | 1 | 1 |
| | 1 | 0 | 0 → Ā+Ē+C |
| | 1 | 1 | 1 |




$$Y = (A + B + C)(A + \overline{B} + \overline{C})(\overline{A} + \overline{B} + C)$$



Simplificação do Produto de Somas


Soma de produtos






Produto de somas






Dualidade de Portas

- ➤ Transforme cada porta AND em uma porta OR, transforme cada porta OR em uma porta AND e complemente todos os sinais de entrada e saída.
- Transforme cada porta NAND em uma porta NOR, transforme cada porta NOR em uma porta NAND e complemente todos os sinais de entrada e saída.



Current and Voltage Parameters



V_{IH}(min) – High-Level Input Voltage

- · The minimum voltage level required for a logical 1 at an input.
- . Any voltage below this level will not be accepted as a HIGH by the logic circuit

V_{IL}(max) - Low-Level Input Voltage

- . The maximum voltage level required for a logical 0 at an input.
- · Any voltage above this level will not be accepted as a LOW by the logic circuit

V_{OH}(min) – High-Level Output Voltage

 The minimum voltage level at a logic circuit output in the logical 1 stage under defined load conditions.

Vol. - Low-Level Output Voltage

 The maximum voltage level at a logic circuit output in the logical 0 stage under defined load conditions.

I_{IH} - High-Level Input Current

 The current that flows into an input when a specified high-level voltage is applied to that input

IIL - Low-Level Input Current

 The current that flows into an input when a specified low-level voltage is applied to that input

IOH - High-Level Output Current


 The current that flows from an output in the logical 1 state under specified load condition.

IoL - Low-Level Output Current

 The current that flows from an output in the logical 0 state under specified load condition.

Current Sourcing and Current Sinking Logic


 Logic families can be categorized according to how current flows from the output of on logic circuit to another. The figures below illustrate the difference between the two types.




TTL Logic


2.1.2.1 Operation of TTL Logic Devices(Totem-pole Output Circuits)


Since the transistor-transistor logic (TTL) family is widely used, we will examine
the operation of a typical TTL NAND gate. Because NAND gate can be used to
generate many types of logic functions, an understanding of the operation of this
simple gate provides a good insight into the operation of most TTL devices.



- · The circuit above shows a basic two input TTL NAND gates.
- · Q1 is a multiple-transmitter transistor. It can be seen as









(a) Porta NAND TTL básica. (b) Equivalente com diodo para Q_{1.}

Porta NAND TTL em seus dois estados de saída.






(a) Quando a saída TTL está em nível BAIXO, Q₄ atua drenando corrente da carga. (b) Com a saída em nível ALTO, Q₃ atua fornecendo corrente para a carga.

Fan-out

- · Sometime referred to as loading factor.
- It is defined as the maximum number of standard logic inputs that an output can drive reliably.
- Say, if a logic gate has a fan-out of 10, then it can drive 10 standard inputs.
 If this number is exceeded, the output logic-level voltages can no longer be guaranteed.

TTL loading and Fan-out



If a high state output of a driving chip can source X amount of current and the input
of the driven chip can sink Y amount of current, then the high state fan-out or the
number of inputs the output can drive is simply the integer value of X/Y. i.e.

$$Fan\text{-out(High)} = \frac{I_{OH}(max)}{I_{IH}(max)}$$

Similarly, the low state fan-out is defined as,

$$Fan-out(Low) = \frac{I_{OL}(max)}{I_{IL}(max)}$$

<u>Example</u>:

How many 7400 NAND gate inputs can be driven by a 7400 NAND output? Solution:

From the data sheet, we can see that

$$I_{OL}(max) = 16 \text{ mA}, I_{IL}(max) = 1.6 \text{ mA}$$


 $I_{OH}(max) = 400 \text{ uA}, I_{IH}(max) = 40 \text{ uA}$

Therefore,


Fan-out(Low) =
$$\frac{I_{OL}(max)}{I_{IL}(max)} = \frac{16 \text{ mA}}{1.6 \text{ mA}} = 10$$

$$Fan\text{-out(High)} = \frac{I_{OH}(max)}{I_{IH}(max)} \, = \, \frac{400 \; \mu A}{40 \; \mu A} \, = \, 10$$


i.e. the fan-out is 10




Três condições de saída: 1, 0 e tri-state (Z)



Buffers tri-state não inversores



(a) Buffers tri-state usados para conectar sinais a um barramento comum. (b) Condições para transmitir o sinal B para o barramento.



TTL Families

1 Standard TTL (74 series)

- · Draws an average power of 10 mW
- Typical propagation delays of t_{PLH} = 11ns and t_{PHL} = 7ns
- · Offers a wide variety of
 - · gates, flip-flops and one-shots in SSI line
 - · counter, registers, decoders/encoders, arithmetic circuits in MSI line
- · Gradually replaced by better improve version of TTL Families

2 74L and 74H Series

- · Developed to provide low power and high-speed version of TTL respectively.
- · Low power version has low power consumption but slower speed
- · High speed version has fast propagation delays but consume more power

3 Schottky TTL, T4S Series

- · Improve on the speed by avoid the transistor to go into saturation.
- Accomplished by using a Schottky barrier diode connected between base and collector.

4 Low power Schottky TTL, 74LS Series

- · Slow-speed version of Schottky TTL
- · Uses larger resistor value to reduce power consumption

5 Advanced Schottky TTL, 74AS Series

· Improvement to Schottky to have faster speed and lower power consumption


6 Advanced Low power Schottky TTL, 74ALS Series


 Improvement to Low power Schottky to have faster speed and lower power consumption

7 74F-Fast TT

- Latest technology.
- Uses new integrated circuit fabrication technique to reduce inter-device capacitance to achieve reduced propagation delays.


| | 74 | 74S | 74LS | 74AS | 74ALS | 74F |
|--------------------------|-----|-----|------|------|-------|-----|
| Performance ratings | | | | | | |
| Propagation delay (ns) | 9 | 3 | 9.5 | 1.7 | 4 | 3 |
| Power dissipation (mW) | 10 | 20 | 2 | 8 | 1.2 | 6 |
| Speed-power product (pJ) | 90 | 60 | 19 | 13.6 | 4.8 | 18 |
| Max. clock rate (MHz) | 35 | 125 | 45 | 200 | 70 | 100 |
| Fan-out (same series) | 10 | 20 | 20 | 40 | 20 | 33 |
| Voltage parameters | | | | | | |
| V _{OH} (min) | 2.4 | 2.7 | 2.7 | 2.5 | 2.5 | 2.5 |
| V _{OL} (max) | 0.4 | 0.5 | 0.5 | 0.5 | 0.4 | 0.5 |
| V _{IH} (min) | 2.0 | 2.0 | 2.0 | 2.0 | 2.0 | 2.0 |
| $V_{IL}(max)$ | 0.8 | 0.8 | 0.8 | 0.8 | 0.8 | 0.8 |






Ciclo de vida das famílias lógicas


(Texas Instruments)



Encapsulamentos típicos de Cls (Texas Instruments)




Evolução ...



| | 74LS08 |
|------------------------|----------------------|
| Tecnologia | L=? μm (5,0V) |
| Lógica não-programável | 4 portas lógicas AND |
| Velocidade | 45MHz |
| Memória | - |
| Multiplicadores | - |
| Pinos de I/O | 12 |
| I/O programável | NÃO |
| Preço unitário (US\$) | US\$0,37 (1k) |

| | Família Cyclone IV |
|-----------------------|------------------------------------|
| Tecnologia | L=60 nm (1,2V) |
| Lógica programável | 6.272 - 114.480 LEs (>240k portas) |
| Velocidade | > 300MHz |
| Memória | 270 – 3.888 kbits |
| Multiplicadores | 15 - 266 (18 bits X 18 bits) |
| Pinos de I/O | 179 - 528 |
| I/O programável | SIM |
| Preço unitário (US\$) | US\$ 11,95 (menor dispositivo) |

Lógica Programável



Circuitos sem memória e com memória






Diagrama genérico de um circuito digital




Símbolo de um Flip-Flop e os dois estados de saída possíveis



* O termo estado do flip-flop sempre faz referência à saída NORMAL (Q).

FF S-C com portas NAND dois estados estáveis possíveis quando SET=CLEAR=1



0

pulsos ativos em nível baixo


nas entradas SET e CLEAR.

do que ocorreu anteriormente

nas entradas SET e CLEAR.

Pulsando a entrada SET para o nível baixo

- (a) Q=0 antes do pulso na entrada SET;
- (b) Q=1 antes do pulso na entrada SET.





A B NAND
0 0 1
0 1 1
1 0 1
1 1 0

Nos dois casos a saída Q termina em nível ALTO.

Pulsando a entrada CLEAR para o nível baixo

- (a) Q=0 antes do pulso na entrada CLEAR;
- (b) Q=1 antes do pulso na entrada CLEAR.






| Α | В | NAND |
|---|---|------|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Nos dois casos a saída Q termina em nível BAIXO.

Tabela-verdade do FF S-C com portas NAND



 $\mathbf{Q_0}$ é o estado anterior

| Set | Clear | Saída |
|-----|-------|----------------|
| 1 | 1 | Q_0 |
| 0 | 1 | Q_0 Q = 1 |
| 1 | 0 | Q = 0 |
| 0 | 0 | Inválida* |


*Produz
$$Q = \overline{Q} = 1$$

A B NAND 0 0 1 0 1 1 1 0 1 1 1 0

O caso em que SET=CLEAR=0 produz resultados imprevisíveis, uma vez que as duas saídas serão forçadas para nível alto.

NAO SE UTILIZA O LATCH NESTA CONDIÇÃO.


Implementação alternativa de um latch NAND e símbolo simplificado




Ao se ligar um FF, existem chances iguais do estado inicial ser baixo e alto.

Fatores como atrasos internos de propagação, capacitâncias parasitas e carga externa definem o estado inicial.

Exercício: determinar a forma de onda na saída Q do FF S-C




Exemplo de aplicação: chave sem trepidação




(a) A trepidação do contato mecânico gera múltiplas transições na tensão Vout.


(b) FF S-C NAND usado para eliminar as múltiplas transições.

FF S-C com portas NOR, tabela-verdade, símbolo simplificado



| Set | Clear | Saída |
|-----|-------|-----------|
| 0 | 0 | Não muda |
| 1 | 0 | Q = 1 |
| 0 | 1 | Q = 0 |
| 1 | 1 | Inválida* |







| Α | В | NOR |
|---|---|-----|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

O **FF S-C NOR** opera com pulsos ativos em nível alto nas entradas SET e CLEAR.

Exercício: determinar a forma de onda na saída Q




Exemplo de aplicação do FF S-C NOR disparo de alarme pela interrupção de um feixe de luz



→ até aqui circuitos Assíncronos (sem clock)


a partir daqui → circuitos SÍNCRONOS (com clock)


Sinais de clock – circuitos síncronos



Flip-flop síncrono com entrada de clock (CLK)


- (a) por borda de subida do clock
- (b) por borda de descida do clock






As entradas de controle determinam o efeito da transição ativa do *clock*.


Setup Time e Hold Time



(a) Flip-flop SC síncrono com a borda positiva do pulso de clock; (b) Tabela-verdade; (c) Forma de onda típica.




Flip-flop SC síncrono com a borda negativa do pulso de clock e Tabela-Verdade.




| Entradas | | | Saídas | | |
|----------|---|-----|---------------------------|--|--|
| S | С | CLK | Q | | |
| 0 | 0 | _ | Q ₀ (não muda) | | |
| 1 | 0 | | 1 | | |
| 0 | 1 | _ | 0 | | |
| 1 | 1 | _ | Ambígua | | |

Versão simplificada do circuito interno de um flip-flop SC síncrono.




Implementação do circuito detector de borda

(a) borda positiva. (b) borda negativa.




A duração dos pulsos CLK* é normalmente de 2 a 5 nano-segundos e corresponde ao atraso da porta inversora.

Flip-flop JK síncrono com a borda positiva do clock




Flip-flop JK síncrono com a transição negativa do clock




| J | K | CLK | Q |
|---|---|-----|---------------------------|
| 0 | 0 | _ | Q ₀ (não muda) |
| 1 | 0 | _ | 1 |
| 0 | 1 | _ | 0 |
| 1 | 1 | _ | $\overline{Q_0}$ (comuta) |

Flip-flop D síncrono com a transição positiva do clock




Código VHDL para um flip-flop D síncrono com a borda positiva do clock

```
2 LIBRARY ieee;
  USE ieee.std logic 1164.all;
  ENTITY dff IS
     PORT (d, clk, rst: IN STD LOGIC;
6
           q: OUT STD LOGIC);
8 END dff;
10 ARCHITECTURE behavior OF dff IS
11 BEGIN
12
     PROCESS (clk, rst)
13
     BEGIN
        IF (rst='1') THEN
14
      q <= '0';
15
     ELSIF (clk'EVENT AND clk='1') THEN
16
17
     q \leq d;
18
     END IF;
     END PROCESS;
19
20 END behavior;
```




Implementação de um flip-flop D a partir de um flip-flop JK



| J | K | CLK | Q |
|---|---|-----|---------------------------|
| 0 | 0 | _ | Q ₀ (não muda) |
| 1 | 0 | _ | 1 |
| 0 | 1 | - | 0 |
| 1 | 1 | - | Q ₀ (comuta) |

Transferência de dados em paralelo utilizando flip-flop D




princípio de circuitos **SÍNCRONOS**


^{*}Após a ocorrência da borda de descida.

Latch D transparente

(a) estrutura, (b) tabela-verdade, (c) símbolo lógico




Formas de onda mostrando os dois modos de operação de um latch D transparente



Atraso de propagação em FFs síncronos


Atraso de tempo entre a transição ativa do *clock* e o instante em que a saída comuta.




Outros parâmetros em FFs síncronos

- Frequência máxima de clock (F_{max})
- Tempos de duração do pulso de clock (níveis alto e baixo)
- Largura de pulsos assíncronos (PRESET, CLEAR)
- Tempos de transição do *clock*


APLICAÇÃO: Flip-flop D sincronizando a habilitação de uma porta AND para o sinal de clock




Transferência síncrona de dados realizada por diversos tipos de FFs




Transferência paralela do conteúdo do registrador *X* para o registrador *Y*




Registrador de deslocamento de quatro bits



Transferência serial de dados de um registrador X para um registrador Y



Exemplo: microprocessador transferindo dados para um registrador externo



Flip-flops JK conectados para formar um contador binário de três bits (módulo 8)






Diagrama de estados de um contador síncrono



Flip-Flops em FPGAs



Bloco Lógico (LE) da família Cyclone IV (Altera).

Adição binária

Existem somente quatro casos possíveis na adição binária:

$$0+0=0$$

$$1+0=1$$


$$1+1=10=0 + carry de 1 para a próxima posição$$

$$1+1+1=11=1 + carry de 1 para a próxima posição$$


$$carry$$

A operação de adição em computadores ocorre somente entre dois números de cada vez. Isto não representa uma limitação na velocidade, visto que os processadores modernos realizam uma soma em nano-segundos. (Ex: *clock* > 2,5GHz).

Blocos funcionais de uma ALU




Processo típico de uma adição binária



Adição binária no sistema complemento a 2


- ➤ Calculadoras e processadores utilizam normalmente o sistema em comp. a 2 para somar e subtrair binários. O *hardware* é mais simples.
- > As operações adição/subtração são realizadas também sobre o bit de sinal.

CASO 1: adição de 2 números positivos




Adição binária no sistema complemento a 2

CASO 2: adição de um nº positivo e outro menor e negativo




CASO 3: adição de um nº positivo e outro maior e negativo




```
D[5..0] Comp. a 2
00000 0
10000 -16
10001 -15
10010 -14
10011 -13
10100 -12
10101 -11
10110 -10
10111 -9
11000 -8
11001 -7
11010 -6
11011 -5
11100 -4
11101 -3
11110 -2
11111 -1
```

Adição binária no sistema complemento a 2

CASO 4: adição de dois números negativos




CASO 5: números iguais de sinais opostos




```
D[5..0] Comp. a 2
00000 0
10000 -16
10001 -15
10010 -14
10011 -13
10100 -12
10101 -11
10110 -10
10111 -9
11000 -8
11001 -7
11010 -6
11011 -5
11100 -4
11101 -3
11110 -2
11111 -1
```

Adição binária no sistema complemento a 2 - observações -

- ✓ Subtração: na operação de subtração, basta converter o subtraendo para seu equivalente negativo em complemento a 2, e realizar a operação de adição.
- ✓ **Overflow:** se a soma produzir um resultado cuja magnitude não pode ser representada pelos bits disponíveis, o resultado estará INCORRETO.






O overflow pode ser detectado verificando se o bit de sinal resultante tem o mesmo valor dos bits de sinal dos números originais \rightarrow **tem que ter**.


Tabela-verdade de um somador completo

| Bit de entrada da 1ª parcela | Bit de entrada da 2ª parcela | Bit de entrada do carry | Bit de saída da soma | Bit de saída do carry | | | | |
|------------------------------------|------------------------------------|-------------------------------|----------------------------|-----------------------------|-------------------|----------|----|--------------------|
| ^ | | | | | | В | | |
| Α | В | C _{IN} | S | C _{OUT} | | | | |
| 0 | 0 | 0 | 0 | 0 | | 4 | | |
| 0 | 0 | 1 | 1 | 0 | | <u> </u> | | |
| 0 | 1 | 0 | 1 | 0 | | | | → S |
| 0 | 1 | 1 | 0 | 1 | | | | |
| 1 | 0 | 0 | 1 | 0 | C _{IN} — | | FA | |
| 1 | 0 | 1 | 0 | 1 | | | | |
| 1 | 1 | 0 | 0 | 1 | | | | → C _{OUT} |
| 1 | 1 | 1 | 1 | 1 | | | | -001 |
| | I | I | | | | A | | |

Circuito somador paralelo usando somadores completos




Circuito de um somador completo




Mapas de Karnaugh para as saídas do somador completo

| Bit de entrada da 1ª parcela | Bit de entrada da 2ª parcela | Bit de entrada do carry | Bit de saída da soma | Bit de saída do carr | |
|------------------------------------|------------------------------------|-------------------------------|----------------------------|----------------------------|--|
| Α | В | C _{IN} | S | C _{OUT} | |
| 0 | 0 | 0 | 0 | 0 | |
| 0 | 0 | 1 | 1 | 0 | |
| 0 | 1 | 0 | 1 | 0 | |
| 0 | 1 | 1 | 0 | 1 | |
| 1 | 0 | 0 | 1 | 0 | |
| 1 | 0 | 1 | 0 | 1 | |
| 1 | 1 | 0 | 0 | 1 | |
| 1 | 1 | 1 | 1 | 1 | |









Mapa K para
$$\mathbb{G}_{UT}$$
 $\mathbb{C}_{OUT} = \mathbb{BG}_{N} + \mathbb{AC}_{IN} + \mathbb{AB}$
(b)


Somador completo com registradores e sinais para somar e armazenar em memória




Somador paralelo de 4 bits – 74HC283 e conexão em cascata formando um somador de 8 bits




Somador paralelo para somar número positivo com número negativo em complemento a 2




Somador/Subtrator paralelo usando complemento a 2



Símbolos IEEE/ANSI para somador completo e CI somador paralelo de 4 bits



Contador assíncrono de 4 bits (ripple counter)



Contador módulo 6 através do *reset* de um contador módulo 8 na contagem 6






Diagrama de estados para o contador módulo 6




Shift-register em anel de 4 bits




Shift-register em anel - VHDL

```
entity shift_reg is
port(clk
            : in bit;
            : out bit_vector(3 downto 0));
                                                                                                          q3
architecture vhdl of shift_reg is
                                                                            clk
                                                                                                          q2
 signal ser in : bit;
                                                                                                          q1
begin
                                                                                                          q0
 process(clk)
   variable ff: bit vector(3 downto 0);
 begin
   if (ff(3 \text{ downto } 1) = "000") \text{ then}
      ser_in <= '1'; -- auto início
    else
      ser_in <= '0';
    end if:
   if (clk'event and clk='1') then
     ff := (ser_in & ff(3 downto 1)); -- deslocamento p/direita_
                                                                                 ser_in ff3 ff2 ff1
   end if:
                                                                                 q3
                                                                                          q2 q1 q0
   q \ll ff;
 end process;
end vhdl;
```


Diagrama do CI 74ALS174 e símbolo lógico



Entrada Serial / Saída Paralela – 74ALS164




Funcionamento do 74ALS164




| Número de pulsos de entrada | Q_0 | Q ₁ | Q_2 | Q_3 | Q_4 | Q_5 | Q_6 | Q ₇ | |
|-----------------------------------|------------------|----------------|-------|-------|-------|-------|-------|----------------|----------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| 2 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |
| 3 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | |
| 4 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | Recicla |
| 5 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | Necicia |
| 6 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | |
| 7 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | Å |
| 8 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | <i>)</i> |
| | Estado mporár | | | (h) | | | | | |

(b)

Diagrama de um decodificador




Decodificador 3 pra 8




| С | В | A | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
|---|---|---|----|----|----|----|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Decodificador 74LS138




| Ē ₁ | \bar{E}_2 | E ₃ | Saídas |
|----------------|-------------|----------------|--|
| 0 | 0 | 1 | Responde ao código de entrada A ₂ A ₁ A ₀ |
| 1 | X | X | Desabilitadas – todas em nível ALTO |
| X | 1 | X | Desabilitadas – todas em nível ALTO |
| X | X | 0 | Desabilitadas – todas em nível ALTO |




(b)


Decodificador 5 pra 32 a partir de quatro 3 pra 8



 A_4 A_3 0 0 \rightarrow habilita Z_1 0 1 \rightarrow habilita Z_2 1 0 \rightarrow habilita Z_3 1 1 \rightarrow habilita Z_4

Decodificador BCD para Decimal






Entradas

| D | С | В | Α | Saída Ativa |
|-------------|-------------|------------------|-------------|---|
| L L L | L L L | L L H | L H L | $\begin{array}{c} \bar{O}_0 \\ \bar{O}_1 \\ \bar{O}_2 \\ \bar{O}_3 \end{array}$ |
| L L L | H H H | L L H | L H L | Ō ₄ Ō ₅ Ō ₆ O ₇ |
| H H | L L | L L | L H | $ar{f O}_8$ $ar{f O}_9$ Nenhuma |
| Н | L | Н | Н | Nenhuma |
| H H H | H H H | L L H H | LHLH | Nenhuma Nenhuma Nenhuma Nenhuma |

H = Nível de tensão ALTO L = Nível de tensão BAIXO

Display de 7 segmentos



Decodificador BCD para display de 7 segmentos






Diagrama de um codificador




Codificador Octal para Binário (8 pra 3)




Para uma operação adequada, apenas uma entrada deve ser ativada de cada vez.


Diagrama funcional de um multiplexador




Implementação do multiplexador de 2 entradas




Implementação do multiplexador de 4 entradas




Multiplexador 74ALS151: 3 entradas + EN




| | Inp | Saí | da | | |
|------------------|----------------------------|----------------|---|-------|---|
| Ē | S ₂ | S ₁ | S ₀ | Z | Z |
| H L L L | X L L H H H | X | $X \sqcup H \sqcup H \sqcup H \sqcup H$ | H | L I ₀ I ₁ I ₂ I ₃ I ₄ I ₅ I ₆ I ₇ |
| | | (b |) | | |




Multiplexador de 16 entradas a partir de dois CIs 74HC151



Demultiplexador




Demultiplexador de 1 pra 8



| Código o | | | | SAÍ | DAS | | | | | |
|----------------|----------------|----------------|----|----------------|----------------|----------------|----------------|-----|----------------|----------------|
| S ₂ | S ₁ | S ₀ | 07 | O ₆ | O ₅ | O ₄ | O ₃ | 02 | O ₁ | O ₀ |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ı |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | - 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | - 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | - 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | - 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | - 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | - 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |


Nota: I é a entrada de dados

Decodificador 138 funcionando como demultiplexador



(a) E_1 usada como entrada de dado. (b) Formas de onda típicas para o código de seleção A_2 A_1 A_0 = 000 mostram que O_0 é idêntica a entrada de dados E_1 .

Demultiplexador de clock



Transmite o sinal de *clock* para um destino determinado pelas entradas de seleção.

Comparador de magnitude – 4 bits





TABELA-VERDADE


| ENT | TRADAS DE | COMPARAÇ | ÃO | ENTRADAS | DE CASC | ATEAMENTO | SAÍDAS | | | |
|--|---|--|---|-----------------------|--------------------------------|------------------|-----------------------|-----------------------|------------------|--|
| A _{3,} B ₃ | A ₂ , B ₂ | A ₁ , B ₁ | A ₀ , B ₀ | I _{A>B} | I _{A<b< sub=""></b<>} | I _{A=B} | O _{A>B} | $O_{A < B}$ | O _{A=B} | |
| A ₃ >B ₃ A ₃ <b<sub>3 A₃=B₃ A₃=B₃</b<sub> | X X A ₂ >B ₂ A ₂ <b<sub>2</b<sub> | X X X | X X X | X X X | X X X | X X X | H L H L | L H L H | л | |
| A ₃ =B ₃ A ₃ =B ₃ A ₃ =B ₃ A ₃ =B ₃ | $A_2=B_2$ $A_2=B_2$ $A_2=B_2$ $A_2=B_2$ | $A_1 > B_1$ $A_1 < B_1$ $A_1 = B_1$ $A_1 = B_1$ | $\begin{array}{c} X \\ X \\ A_0 > B_0 \\ A_0 < B_0 \end{array}$ | X X X | X X X | X X X | H L H L | L H L H | L L L | |
| A ₃ =B ₃ A ₃ =B ₃ A ₃ =B ₃ A ₃ =B ₃ A ₃ =B ₃ | $A_2=B_2$ $A_2=B_2$ $A_2=B_2$ $A_2=B_2$ $A_2=B_2$ | A ₁ =B ₁ A ₁ =B ₁ A ₁ =B ₁ A ₁ =B ₁ A ₁ =B ₁ | $A_0=B_0$ $A_0=B_0$ $A_0=B_0$ $A_0=B_0$ $A_0=B_0$ | H L X L H | L H X L H | L L H L | H L L H L | L H L H L | L H L | |

H = Nível de tensão ALTO L = Nível de tensão BAIXO


X = Irr elevante

Comparador de 8 bits a partir de dois de 4 bits






Comparador de magnitude usado em termostato digital



Três dispositivos transmitindo 1 byte para um microprocessador

(apenas um dispositivo é habilitado por vez)




Registrador tri-state 74ALS173

| | | Entradas | 5 | | Saídas dos FFs |
|-------------|-------------|-----------------------|------------------|------------------|----------------|
| MR | С | ĪĒ ₁ | ĪĒ ₂ | D _n | Q |
| H L L | 1 1 X | X X H X L | X X H L | X X X L | L Q Q Q L |


Quando $\overline{\text{OE}}_{\text{pu}}$ $\overline{\text{OE}}_{2}$ estão em nível ALTO, a saída está em OFF (alta impedância); entretanto, isso não afeta o conteúdo ou a operação seqüencial do registrador

H = Nível de tensão ALTO L = Nível de tensão BAIXO Q₀ = saída antes da transição positiva


X = irrelevante



Registradores tri-state conectados a um barramento de dados



Transferência do dado 1011 do registrador A para o registrador C




NOTAS:


⟨/////// = Flutuação (alta impedância)

- t₁: As saídas do registrador A são habilitadas. Seus dados são colocados nas linhas do barramento de dados.
- t₂: A transiçãoo positiva do clock transfere os dados válidos do barramento de dados para o registrador C.
- t₃: As saídas do r egistrador A são desabilitadas e as linhas do barramento de dados retornam para o estado de alta impedância.


Forma simplificada de mostrar a ativação de sinais nas linhas do barramento de dados




Um driver de barramento octal 74HC541 conecta as saídas de um conversor analógico-digital (ADC) a um barramento de dados. A saída D_0 está conectada diretamente no barramento, mostrando o efeito das capacitâncias parasitas.




Representação simplificada de barramento




Representação simplificada de barramento



Registrador bidirecional conectado no barramento de dados



Um computador geralmente usa uma memória principal de alta velocidade e uma memória auxiliar externa mais lenta.




Cada posição tem um endereço binário específico


| E | Endereços | | | | | | | |
|---|-----------|-----------|--|--|--|--|--|--|
| | 000 | Palavra 0 | | | | | | |
| | 001 | Palavra 1 | | | | | | |
| | 010 | Palavra 2 | | | | | | |
| | 011 | Palavra 3 | | | | | | |
| | 100 | Palavra 4 | | | | | | |
| | 101 | Palavra 5 | | | | | | |
| | 110 | Palavra 6 | | | | | | |
| | 111 | Palavra 7 | | | | | | |

(a) Diagrama de uma memória 32 x 4


(b) Configuração virtual das células de memória em 32 palavras de 4 bits.



Visão simplificada das operações de leitura e de escrita em uma memória de 32 x 4




Três barramentos conectando os CIs de memória principal na CPU



(a) Símbolo de uma memória ROM típica

(b) Tabela mostrando os dados binários de cada endereço(c) A tabela em hexadecimal.




| Endereço | | | | Dados | | | | | | | | |
|----------|----------------|----------------|----------------|----------------|----------------|-------|----------------|-------|-------|-------|-------|----------------|
| Palavra | A ₃ | A ₂ | A ₁ | A ₀ | D ₇ | D_6 | D ₅ | D_4 | D_3 | D_2 | D_1 | D ₀ |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 5 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 10 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 11 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 |
| 12 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 |
| 13 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 |
| 14 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 15 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| (b) | | | | | | | | | | | | |


Enderaco

| Endereço Dados | | | | | | | |
|----------------|-------------------|--------------------------------|--|--|--|--|--|
| Palavra | $A_3 A_2 A_1 A_0$ | D ₇ ĐD ₀ | | | | | |
| 0 | 0 | DE | | | | | |
| 1 | | | | | | | |
| | 1 | 3A | | | | | |
| 2 | 2 | 85 | | | | | |
| 3 | 3 | AF | | | | | |
| 4 | 4 | 19 | | | | | |
| 5 | 5 | 7B | | | | | |
| 6 | 6 | 00 | | | | | |
| 7 | 7 | ED | | | | | |
| 8 | 8 | 3C | | | | | |
| 9 | 9 | FF | | | | | |
| 10 | Α | B8 | | | | | |
| 11 | В | C7 | | | | | |
| 12 | С | 27 | | | | | |
| 13 | D | 6A | | | | | |
| 14 | E | D2 | | | | | |
| 15 | F | 5B | | | | | |
| (c) | | | | | | | |


Arquitetura de uma ROM 16×8




Temporização típica para a operação de leitura de uma ROM



Estrutura de uma ROM, onde se usa um MOSFET para cada célula memória. Uma conexão de fonte aberta armazena '0'; uma conexão fechada armazena '1'.




PROMS usam fusíveis que podem ser seletivamente "queimados" (abertos) pelo usuário para programar um nível lógico 0 na célula.




(a) Símbolo lógico para a EPROM 27C64


(b) Encapsulamento típico mostrando a janela para entrada de luz ultravioleta (c) Modos de operação da 27C64.




(a) Símbolo lógico para a EEPROM 2864 (b) Modos de operação

(c) Temporização para a operação de escrita






A complexidade e o custo das memórias semicondutoras não-voláteis aumentam à medida que a flexibilidade no apagamento e na programação aumenta.



(a) Símbolo lógico para o chip de memória flash 28F256A(b) Entradas de controle (CE, OE e WE).



| | I | Entradas | | |
|----------|-------|----------|-------|------------------|
| Modo | CE | OE | WE | Pinos de dados |
| LEITURA | BAIXO | BAIXO | ALTO | Saída de dados |
| STANDBY | ALTO | Х | Х | Alta impedância |
| ESCRITA* | BAIXO | ALTO | BAIXO | Entrada de dados |


*Nota: Se V_{PP} ≤ 6,65V, uma operação de escrita não pode ser realizada

(b)

Memória flash em um pen-drive USB



Organização interna de uma RAM de 64 × 4




origem dos dados ≠ destino

IX Escola do CBPF - G15

Temporização típica de uma memória RAM

(a) ciclo de leitura (b) ciclo de escrita



RAM Estática × RAM Dinâmica


RAM Estática (SRAM)

- dados armazenados somente enquanto o CI estiver alimentado volátil
- células de memórias formadas por flip-flops
- tecnologias de fabricação: bipolar, MOS ou BiCMOS
- média capacidade (< 4Mbit)
- alta velocidade (tempo de endereçamento ~ 10ns)

RAM Dinâmica (DRAM)

- dados armazenados somente enquanto o CI estiver alimentado volátil
- células de memória utilizam capacitores MOS para armazenar carga
- necessitam sinal de refresh periódico devido à fuga de carga do capacitor
- maior capacidade
- menor consumo
- alta velocidade de acesso com tecnologias DDR, DDR2 e DDR3

Símbolo e tabela de modo de operação para a SRAM CMOS MCM6264C



| Mode | WE | CS ₁ | CS ₂ | ŌĒ | I/O pins | |
|----------------|----|-----------------|-----------------|----|---------------------|--|
| READ | 1 | 0 | 1 | 0 | DATA _{OUT} | |
| WRITE | 0 | 0 | 1 | Χ | DATA IN | |
| Output disable | 1 | Χ | Χ | 1 | High Z | |
| Not selected | Χ | 1 | Χ | Χ | High Z | |
| (power down) | Х | X | 0 | Χ | | |

X = don't care

Exemplo de SRAM utilizada em projeto do CBPF



3.3V CMOS Static RAM

IDT71V424S IDT71V424L

Features

- 512K x 8 advanced high-speed CMOS Static RAM
- JEDEC Center Power / GND pinout for reduced noise
- Equal access and cycle times
 - Commercial and Industrial: 10/12/15ns
- Single 3.3V power supply
- One Chip Select plus one Output Enable pin
- Bidirectional data inputs and outputs directly TTL-compatible
- Low power consumption via chip deselect
- Available in 36-pin, 400 mil plastic SOJ package and 44-pin, 400 mil TSOP.

Description


The IDT71V424 is a 4,194,304-bit high-speed Static RAM organized as 512K x 8. It is fabricated using IDT's high-perforance, high-reliability CMOS technology. This state-of-the-art technology, combined with innovative circuit design techniques, provides a cost-effective solution for highspeed memory needs.

The IDT71V424 has an output enable pin which operates as fast as 5ns, with address access times as fast as 10ns. All bidirectional inputs and outputs of the IDT71V424 are TTL-compatible and operation is from a single 3.3V supply. Fully static asynchronous circuitry is used, requiring no clocks or refresh for operation.

The IDT71V424 is packaged in a 36-pin, 400 mil Plastic SOJ and 44pin, 400 mil TSOP.


Preço Unitário = US\$ 9,35 (modelo 10ns)

Exemplo de SRAM utilizada em projeto do CBPF




Arquitetura da memória IDT71V424

Arranjo das células em uma RAM dinâmica de 16K × 1



Célula de memória dinâmica




As chaves SW1 a SW4 são transístores MOSFET

Operação de escrita → as chaves SW1 e SW2 são fechadas.

Operação de leitura → todas as chaves são fechadas, exceto SW1.

Arquitetura simplificada da DRAM TMS44100 de 4M × 1



Multiplexação de endereço em memórias DRAM


ROM


O endereçamento é direto.

DRAM

Como as DRAMs apresentam alta capacidade, são necessários muitos bits de endereçamento, aumentando a dimensão dos CIs.

Para contornar esse problema, utiliza-se <u>multiplexação de</u> <u>endereço</u>.






•MUX = 0 transmite o endereço.


 $A_8 - A_{15}$ da CPU para a DRAM. MUX = 1 transmite

 $A_0 - A_7$ da CPU para DRAM.

Temporização da multiplexação de endereço em memórias DRAM




Memória RAM de 4K X 8 conectada em uma CPU




Sinais na operação de <u>leitura</u> em uma RAM dinâmica

(supondo a entrada R/\overline{W} (não mostrada) em nível '1')




Sinais na operação de escrita em uma RAM dinâmica



Modo de refresh com o sinal RAS


- Sempre que uma operação de leitura for realizada em uma célula, todas as células daquela linha recebem um *refresh*.
- Refresh com RAS é o modo mais comum, utilizando um contador de endereços.




* As linhas R/W e CAS são mantidas em nível AIIO

- Um <u>Controlador de DRAM</u> é utilizado frequentemente para controlar o processo de *refresh*, de forma que o endereçamento proveniente da CPU não sofra interferência do endereçamento do processo de *refresh*.
- A maioria das memórias DRAM atualmente já possui circuitos de *refresh* internos, o que elilmina a necessidade de fornecimento externo de endereços para *refresh*.


Combinando duas RAMs de 16 x 4 em um módulo de 16 x 8




Oito memórias de 1K x 1 organizadas como uma memória de 1K x 8




Duas memórias 16 x 4 formando uma memória de 32 x 4




Quatro PROMs 2K x 8 organizadas para formar uma memória com capacidade de 8K x 8



Memórias FIFO: os dados são lidos (b) na mesma ordem em que foram escritos (a).



Utilização de memória FIFO em projeto no CBPF



Módulo de aquisição de dados do Projeto Neutrinos Angra

Utilização de memória FIFO em projeto no CBPF



3.3 VOLT HIGH-DENSITY SUPERSYNC II™ 36-BIT FIFO

65,536 x 36 131.072 x 36

Preço Unitário = US\$ 89,95

IDT72V36100 IDT72V36110

FEATURES:

. Choose among the following memory organizations:


IDT72V36100 — 65,536 x 36 IDT72V36110 — 131,072 x 36

- · Higher density, 2Meg and 4Meg SuperSync II FIFOs
- . Up to 166 MHz Operation of the Clocks
- · User selectable Asynchronous read and/or write ports (PBGA Only)
- . User selectable input and output port bus-sizing
 - x36 in to x36 out
 - x36 in to x18 out
 - x36 in to x9 out
 - x18 in to x36 out
 - x9 in to x36 out
- Big-Endian/Little-Endian user selectable byte representation
- 5V input tolerant
- · Fixed, low first word latency
- Zero latency retransmit
- · Auto power down minimizes standby power consumption
- . Master Reset clears entire FIFO
- Partial Reset clears data, but retains programmable settings

- · Empty, Full and Half-Full flags signal FIFO status
- Programmable Almost-Empty and Almost-Full flags, each flag can default to one of eight preselected offsets
- Selectable synchronous/asynchronous timing modes for Almost-Empty and Almost-Full flags
- · Program programmable flags by either serial or parallel means
- Select IDT Standard timing (using EF and FF flags) or First Word Fall Through timing (using OR and IR flags)
- · Output enable puts data outputs into high impedance state
- · Easily expandable in depth and width
- JTAG port, provided for Boundary Scan function (PBGA Only)
- Independent Read and Write Clocks (permit reading and writing simultaneously)
- Available in a 128-pin Thin Quad Flat Pack (TQFP) or a 144-pin Plastic Ball Grid Array (PBGA) (with additional features)
- Pin compatible to the SuperSync II (IDT72V3640/72V3650/72V3660/ 72V3670/72V3680/72V3690) family
- High-performance submicron CMOS technology
- Industrial temperature range (-40°C to +85°C) is available
- · Green parts available, see ordering information

Memória FIFO utilizada no Projeto Neutrinos Angra

Utilização de memória FIFO em projeto no CBPF



Método *checksum* para verificação de erros em uma ROM 8×8

(a) ROM com dados corretos; (b) ROM com erro nos dados

