VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006

G4 Eletrônica Digital para Instrumentação

Prof. Márcio Portes de Albuquerque (mpa@cbpf.br)
Prof. Herman P. Lima Jr (hlima@cbpf.br)

**Centro Brasileiro de Pesquisas Físicas
Ministério da Ciência e Tecnologia (MCT)**

Portas Lógicas - Eletrônica Digital

A	S
0	1
1	0

A	B	S
0	0	0
0	1	1
1	0	1
1	1	1

A	B	S
0	0	0
0	1	0
1	0	0
1	1	1

A	B	S
0	0	0
0	1	1
1	0	1
1	1	0

Portas Lógicas - Eletrônica Digital

A	B	S
0	0	1
0	1	0
1	0	0
1	1	0

A	B	S
0	0	1
0	1	1
1	0	1
1	1	0

A	B	S
0	0	1
0	1	0
1	0	0
1	1	1

Projeto e Análise de Circuitos Lógicos

Álgebra booleana
Mapas de Karnaugh

simplificar
circuitos lógicos

Leis Booleanas

* comutativa: $A+B = B+A$; $AB = BA$

* Associativa:

$$A+(B+C)=(A+B)+C \rightarrow$$

$$A(BC) = (AB)C \rightarrow$$

* Distributiva:

$$A(B+C) = AB + AC \rightarrow$$

OPERAÇÕES	
OR	AND
$A+0=A$	$A.1=A$
$A+A=A$	$A.A=A$
$A+1=1$	$A.0=0$
$A+\bar{A}=1$	$A.\bar{A}=0$

Inversão Dupla

$$\overline{\overline{A}} = A$$

De Morgan

Teorema da Dualidade

OR $\longleftrightarrow$ **AND** ; **AND** $\longleftrightarrow$ **OR** ; **0** $\longleftrightarrow$ **1**

$$A + 0 = A \quad \xleftrightarrow{\text{dual}} \quad A \cdot 1 = A$$

$$A(B+C) = AB + AC \quad \xleftrightarrow{\text{dual}} \quad A + BC = (A+B)(A+C)$$

Teorema da Dualidade

OR $\longleftrightarrow$ AND ; AND $\longleftrightarrow$ OR ; 0 $\longleftrightarrow$ 1

$$A + 0 = A \xleftrightarrow{\text{dual}} A \cdot 1 = A$$

$$A(B+C) = AB + AC \xleftrightarrow{\text{dual}} A + BC = (A+B)(A+C)$$

* Exemplo: circuito lógico para:

$$Y = (\bar{A} + B)(A + B) \rightarrow$$

$$Y = \underbrace{\bar{A}A}_0 + \bar{A}B + BA + \underbrace{BB}_B = \bar{A}B + AB + B$$

$$Y = \underbrace{(\bar{A} + A)}_1 \underbrace{B}_B = B$$

Método da Soma de Produtos

A	B	Produto Fundamental
0	0	$\bar{A}\bar{B}$
0	1	$\bar{A}B$
1	0	$A\bar{B}$
1	1	AB

A	B	C	Produto Fundamental
0	0	0	$\bar{A}\bar{B}\bar{C}$
0	0	1	$\bar{A}\bar{B}C$
0	1	0	$\bar{A}B\bar{C}$
0	1	1	$\bar{A}BC$
1	0	0	$A\bar{B}\bar{C}$
1	0	1	$A\bar{B}C$
1	1	0	$AB\bar{C}$
1	1	1	ABC

Equação da Soma de Produtos

Ex1: dada uma tabela verdade qualquer...

A	B	C	Y	
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	$\bar{A}BC$
1	0	0	0	
1	0	1	1	$A\bar{B}C$
1	1	0	1	$AB\bar{C}$
1	1	1	1	ABC

Equação da soma de produtos:

$$Y = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

Simplificação:

Tabela-Verdade para Mapa de Karnaugh

	A	B	C	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	1	1	1	1

	$\bar{C}$	C
$\bar{A}\bar{B}$	0	1
$\bar{A}B$	2	3
AB	6	7
$A\bar{B}$	4	5

	$\bar{C}$	C
$\bar{A}\bar{B}$		
$\bar{A}B$	1	
AB	1	1
$A\bar{B}$

	$\bar{C}$	C
$\bar{A}\bar{B}$	0	0
$\bar{A}B$	1	0
AB	1	1
$A\bar{B}$	0	0

Simplificação: Mapa de Karnaugh

(4 bits)

	ABCD
0	0
1	1
2	10
3	11
4	100
5	101
6	110
7	111
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	1	3	2
$\bar{A}B$	4	5	7	6
AB	12	13	15	14
$A\bar{B}$	8	9	11	10

PARES

* *Elimina 1 variável*

2	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	0	0
AB	0	0	1	1
$A\bar{B}$	0	0	0	0

2	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	1	1	0
AB	1	0	0	0
$A\bar{B}$	1	0	0	0

$$Y = ABCD + ABC\bar{D}$$

$$Y = ABC(D + \bar{D})$$

$$Y = ABC$$

$$Y = A\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + A\bar{B}CD$$

$$Y = A\bar{C}\bar{D} + A\bar{B}D$$

QUADRAS

* *Elimina 2 variáveis :*

1° par ABC ; 2° par ABC

$$Y = ABC\bar{C} + ABC$$

$$Y = AB(\bar{C} + C)$$

$$Y = AB$$

*Tomar qq 1 como pto
de partida*

$$Y = AC$$

4	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	0	0
AB	1	1	1	1
$A\bar{B}$	0	0	0	0

4	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	0	0
AB	0	0	1	1
$A\bar{B}$	0	0	1	1

OCTETOS

* *Elimina 3 variáveis :*

1• quadra ABC ; 2• quadra $A\bar{B}C$

$$Y = A\bar{C} + AC$$

$$Y = A(\bar{C} + C)$$

$$Y = A$$

θ	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	0	0
AB	1	1	1	1
$A\bar{B}$	1	1	1	1

θ	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	0	0
AB	1	1	1	1
$A\bar{B}$	1	1	1	1

Simplificações de Karnaugh

- Um par elimina uma variável (seu complemento).
- Uma quadra elimina duas variáveis (seus complementos).
- Um octeto elimina três variáveis (seus complementos).

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	1	1	1
$\bar{A}B$	0	0	0	1
AB	1	1	0	1
$A\bar{B}$	1	1	0	1

$$Y = \bar{A}\bar{B}D + A\bar{C} + C\bar{D}$$

Sobrepondo Grupos

- Pode-se usar o mesmo 1 mais de uma vez

$$Y = A + \bar{A}BC\bar{D}$$

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	1	0	0
AB	1	1	1	1
$A\bar{B}$	1	1	1	1

$$Y = A + B\bar{C}D$$

Enrolando o Mapa

- Pode-se usar o mesmo 1 mais de uma vez

$$Y = B\bar{C}\bar{D} + BCD$$

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	1	0	0	1
AB	1	0	0	1
$A\bar{B}$	0	0	0	0

$$Y = B\bar{D}$$

Ex. 1

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	1	1	0	0
$\bar{A}B$	1	1	0	1
AB	1	1	0	1
$A\bar{B}$	1	1	0	0

$$Y = \bar{C} + BCD\bar{D}$$

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	1	1	0	0
$\bar{A}B$	1	1	0	1
AB	1	1	0	1
$A\bar{B}$	1	1	0	0

$$Y = \bar{C} + B\bar{D}$$

Ex. 2

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	1	1	0	1
$\bar{A}B$	1	1	0	1
AB	1	1	0	0
$A\bar{B}$	1	1	0	1

$$Y = \bar{C} + \bar{A}C\bar{D} + A\bar{B}C\bar{D}$$

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	1	1	0	1
$\bar{A}B$	1	1	0	1
AB	1	1	0	0
$A\bar{B}$	1	1	0	1

$$Y = \bar{C} + \bar{A}\bar{D} + \bar{B}\bar{D}$$

Eliminando Grupos Redundantes

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	1	0
$\bar{A}B$	1	1	1	0
AB	0	1	1	1
$A\bar{B}$	0	1	0	0

$$Y = BD + \bar{A}B\bar{C} + ABC + A\bar{C}D + \bar{A}CD$$

$$Y = \bar{A}B\bar{C} + ABC + A\bar{C}D + \bar{A}CD$$

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	1	0
$\bar{A}B$	1	1	1	0
AB	0	1	1	1
$A\bar{B}$	0	1	0	0

Resumindo....

1. Insira um **1** no mapa de Karnaugh para cada produto fundamental que produz uma saída **1** na tabela-verdade. Insira **zeros** nos espaços restantes.
2. Circunde os octetos, quadras e pares. Lembre-se de sobrepor para obter os grupos maiores possíveis.
3. Se restar qualquer **1** isolado, circunde cada um.
4. Elimine qualquer grupo redundante.
5. Escreva a equação booleana fazendo a operação OR dos produtos correspondentes aos grupos circundados.

Condições que não importam ("don't care")

- Condições de entrada que nunca ocorrem durante o funcionamento normal; portanto a correspondente saída nunca aparece (X).
- A condição que não importa pode ser deixada igual a **1** ou **0**, qualquer um que produza um circuito lógico mais simples.

Ex. 1

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	0	0
AB	x	x	x	x
$A\bar{B}$	0	1	x	x

$$Y = AD$$

Ex. 2

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0	0	0	0
$\bar{A}B$	0	0	1	0
AB	x	x	x	x
$A\bar{B}$	0	0	x	x

$$Y = ABC$$

Método do Produto de Somas

	A	B	C	Y	
0	0	0	0	0	→ A+B+C
1	0	0	1	1	
2	0	1	0	1	
3	0	1	1	0	→ A+B̄+C̄
4	1	0	0	1	
5	1	0	1	1	
6	1	1	0	0	→ Ā+B̄+C
7	1	1	1	1

$$Y = (A + B + C)(A + \bar{B} + \bar{C})(\bar{A} + \bar{B} + C)$$

Dualidade das Portas

- Transforme cada porta AND em uma porta OR, transforme cada porta OR em uma porta AND e complemente todos os sinais de entrada-saída.
- Transforme cada porta NAND em uma porta NOR, transforme cada porta NOR em uma porta AND e complemente todos os sinais de entrada-saída.

≡

VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006

G4 Eletrônica Digital para Instrumentação

Portas Lógicas Flip-Flop's Circuitos Digitais Clássicos

Centro Brasileiro de Pesquisas Físicas
Ministério da Ciência e Tecnologia (MCT)

Três condições de saída (o terceiro estado: “tristate”).

“Buffers tristate” não inversores.

$\bar{E}$	x
0	A
1	Alta impedância

(a)

E	x
0	A
1	Alta impedância

(b)

(a) Buffers tristate usados para conectar alguns sinais a um barramento comum;

(a)

- (a) Buffers tristate usados para conectar alguns sinais a um barramento comum;**
(b) Condições para transmitir o sinal B para o barramento.

Encapsulamentos comuns de CIs. (Texas Instruments.)

DIP de 24 pinos

(a)

SOIC de 16 pinos
(asa de gaivota)
para montagem em superfície

(b)

PLCC de 28 pinos (pino J)
para soquete ou montagem
em superfície

(c)

Encapsulamentos comuns de CIs. (Texas Instruments.)

Comparação entre as operações com e sem memória.

Diagrama geral de um sistema digital

Símbolo geral para um flip-flop e definição dos seus dois estados de saída possíveis.

Estados de saída

$Q = 1, \bar{Q} = 0$: denominado estado ALTO ou 1; também chamado de estado SET

$Q = 0, \bar{Q} = 1$: denominado estado BAIXO ou 0; também chamado de estado CLEAR ou RESET

(b)

Um latch com portas NAND tem dois estados de repouso possíveis quando SET = CLEAR = 1.

Pulsando a entrada SET para o estado 0 quando
(a) $Q=0$ antes do pulso na entrada SET;
(b) $Q=1$ antes do pulso na entrada SET.

Observe que nos dois casos a saída Q termina em nível ALTO.

Pulsando a entrada CLEAR para o estado BAIXO quando
(a) $Q=0$ antes do pulso na entrada CLEAR.
(b) $Q=1$ antes do pulso na entrada CLEAR.

Em cada caso, a saída Q termina em nível BAIXO.

(a) Latch com portas NAND;

(a)

(b) Tabela-verdade.

Set	Clear	Saída
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválida*

*Produz $Q = \bar{Q} = 1$

(b)

(a) Representação equivalente de um latch NAND; (b) símbolo simplificado .

(a)

(b)

- (a) A trepidação de um contato mecânico gera múltiplas transições na tensão;
 (b) latch NAND usado para eliminar as múltiplas transições na tensão.

(a)

(b)

(a) latch com portas NOR;
(b) Tabela-verdade;
(c) Símbolo simplificado.

Set	Clear	Saída
0	0	Não muda
1	0	Q = 1
0	1	Q = 0
1	1	Inválida*

*produz $Q = \bar{Q} = 0$

(b)

FIGURA 5-11 Exemplo 5-3.

Conceitos: Sinais de “clock”.

Flip-flop com clock tem uma entrada de clock (CLK) que pode ser ativada por (a) uma borda de subida ou (b) por uma borda de descida. As entradas de controle determinam o efeito da transição ativa do clock.

(a)

(b)

**Entradas de controle tem de ser mantidas estáveis por
(a) um tempo t_s antes da transição ativa do clock e
por (b) um tempo t_H após a transição ativa do clock.**

(a) Flip-flop S-C com disparo que responde apenas à borda positiva do pulso de clock; (b) tabela-verdade; (c) forma de ondas típicas.

Flip-flop S-C com disparo apenas nas transições negativas do clock.

Entradas			Saídas
S	C	CLK	Q
0	0	—	Q_0 (não muda)
1	0	—	1
0	1	—	0
1	1	—	Ambígua

Versão simplificada do circuito interno de um flip-flop S-C disparado por borda.

Implementação de um circuito detector de borda usado em flip-flops disparados por bordas: (a) borda positiva. (b) borda negativa. A duração dos pulsos CLK* é normalmente de 2 a 5 nano segundos.

(a)

(b)

(a) Flip-flop J-K com clock que responde apenas as bordas positivas do clock.

(a)

(b)

(a) Flip-flop J-K disparados apenas nas transições negativas do clock.

J	K	CLK	Q
0	0	—	Q_0 (não muda)
1	0	—	1
0	1	—	0
1	1	—	$\bar{Q}_0$ (comuta)

**(a) flip-flop D disparados apenas nas transições positivas do clock ;
 (b) Formas de onda.**

Implementação de um flip-flop D disparado por borda a partir de um flip-flop J-K.

Transferência de dados em paralelo usando flip-flops D.

*Após a ocorrência da borda de descida.

Latch D transparente; (a) estrutura; (b) Tabela-verdade; (c) Símbolo lógico.

Formas de onda mostrando os dois modos de operação de um latch D transparente.

Atrasos de propagação nos FFs.

Atraso de programação
de BAIXO para ALTO

(a)

Atraso de programação de
AL TO para BAIXO

(b)

Um *flip-flop D* disparado por bordas é usado para sincronizar a habilitação da porta AND com a borda de descida do clock.

Operação de **transferência síncrona** de dados realizada por diversos tipos de FFs com clock.

Transferência paralela do conteúdo do **registrador X para o **registrador Y**.**

Nota: Após a borda de subida do pulso transfer, o registrador Y e o registrador X terão os mesmos dados.

Transferência serial de dados de um registrador X para um registrador Y.

X_2	X_1	X_0	Y_2	Y_1	Y_0	
1	0	1	0	0	0	← Antes dos pulsos serem aplicados
0	1	0	1	0	0	← Após o primeiro pulso
0	0	1	0	1	0	← Após o segundo pulso
0	0	0	1	0	1	← Após o terceiro pulso

(b)

Registrador de deslocamento de quatro bits.

Flip-flops *J-K* conectados para formar um **contador binário de três bits (módulo 8)**.

(b)

Tabela com os estados dos flip-flops mostrando uma seqüência de contagem binária.

2^2	2^1	2^0	
Q_2	Q_1	Q_0	
0	0	0	Antes de aplicar os pulsos de clock
0	0	1	Após o pulso #1
0	1	0	Após o pulso #2
0	1	1	Após o pulso #3
1	0	0	Após o pulso #4
1	0	1	Após o pulso #5
1	1	0	Após o pulso #6
1	1	1	Após o pulso #7
0	0	0	Após o pulso #8 retorna para 000
0	0	1	Após o pulso #9
0	1	0	Após o pulso #10
0	1	1	Após o pulso #11
.	.	.	.
.	.	.	.
.	.	.	.

O diagrama de transição de estados mostra como os estados de um contador mudam a cada pulso de clock aplicado.

* Nota: cada seta representa a ocorrência de um pulso de clock

Exemplo de um microprocessador transferindo dados binários para um registrador externo.

(a) Se os tempos de transições das entradas forem muito longos, a saída de um dispositivo lógico comum pode oscilar ou mudar imprevisivelmente de estado;

(b) Um dispositivo lógico com entrada **Schmitt-trigger** produz uma saída com transições rápidas.

VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006

G4 Eletrônica Digital para Instrumentação

Circuitos Lógicos – Aritméticos e Medium-Scale Integration - MSI

**Centro Brasileiro de Pesquisas Físicas
Ministério da Ciência e Tecnologia (MCT)**

CIRCUITOS ARITMÉTICOS - Blocos funcionais de uma ALU.

Processo típico de uma adição binária.

- Números com Sinais:

Sinal + Amplitude :

$$N_s = \{s, a_{n-1}, a_{n-2}, a_{n-3}, \dots, a_1, a_0\} \longrightarrow \text{“Sinal + Amplitude”}$$

Se (n+1) bits:

$$(-2^{n-1} - 1) < N < (+2^{n-1} - 1) \longrightarrow \text{(situação com dois zeros)}$$

-3	-	111
-2	-	110
-1	-	101
0	-	100
+3	-	011
+2	-	010
+1	-	001
0	-	000

Para n=3 bits a variação possível será :
 $-3 < N < +3$

Complemento a 2:

+3	-	011
+2	-	010
+1	-	001
0	-	000
-1	-	111
-2	-	110
-3	-	101
-4	-	100

+3 = 011
= 100
-3 = 101

Inversão bit a bit
Soma 1 no resultado

$$+3 + (-1) = -2$$

	111
+3	011
-1	111
<hr/>	
-2	X 110

Diagrama em bloco de um circuito somador paralelo usando somadores completos.

A soma aparece nas saídas S_4, S_3, S_2, S_1, S_0 .

Tabela-verdade para um circuito somador completo.

Bit de entrada da 1ª parcela	Bit de entrada da 2ª parcela	Bit de entrada do carry	Bit de saída da soma	Bit de saída do carry
A	B	C_{IN}	S	C_{OUT}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Circuito para um somador completo.

Mapas K para saídas de um somador completo.

	$\overline{C_{IN}}$	C_{IN}
$\overline{A}\overline{B}$	0	1
$\overline{A}B$	1	0
AB	0	1
$A\overline{B}$	1	0

Mapa K para S

$$S = \overline{A}\overline{B}C_{IN} + \overline{A}B\overline{C}_{IN} + AB\overline{C}_{IN} + A\overline{B}C_{IN}$$

(a)

	$\overline{C_{IN}}$	C_{IN}
$\overline{A}\overline{B}$	0	0
$\overline{A}B$	0	1
AB	1	1
$A\overline{B}$	0	1

Mapa K para C_{OUT}

$$C_{OUT} = BC_{IN} + AC_{IN} + AB$$

(b)

(a) Somador de quatro bits completo com registradores; (b) Sinal usado para somar os números binários provenientes da memória e para armazenar o resultado no acumulador.

(a) Diagrama em bloco do somador paralelo de 4 bits 74HC283; (b) Conexão em cascata de dois 74HC283.

(a)

(b)

Somador paralelo usado para somar um número positivo (+) com um negativo (-) no sistema de complemento de 2.

Somador / Subtrator paralelo usando o sistema de complemento de 2.

Símbolos IEEE/ANSI para (a) um somador completo e (b) um CI somador paralelo de quatro bits (7483/74283).

VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006

G4 Eletrônica Digital para Instrumentação

Prof. Márcio Portes de Albuquerque (mpa@cbpf.br)
Prof. Herman P. Lima Jr (hlima@cbpf.br)

**Centro Brasileiro de Pesquisas Físicas
Ministério da Ciência e Tecnologia (MCT)**